Inżynier Asicsa

Wymagania, patrz te słowa kluczowe w opisie projektu w celu rozważenia profilu. „SCAN, ATPG, MBIST, symulacje czasowe, SDF, SDC, PSV, diagnostyka, retargeting wzorców, przenoszenie wzorców, DRC, TetraMax, DFTMax” Ponad 10 lat praktycznego doświadczenia w podsumowaniu ról ASIC Design-for-Test (DFT) Poszukujemy wysoce doświadczonego głównego inżyniera ASIC DFT do projektowania, wdrażania, weryfikacji i debugowania zaawansowanych rozwiązań DFT dla złożonych układów ASIC i SoC projekty. Ta rola wymaga głębokiej wiedzy technicznej w zakresie architektury DFT, wstawiania skanów, ATPG, MBIST/LBIST, JTAG, skanowania granic i sprawdzania poprawności post-siliconowej, a także zdolności do prowadzenia międzyfunkcjonalnych działań związanych z debugowaniem i rozwiązywania krytycznych problemów z krzemem. Idealny kandydat będzie dysponował praktyczną wiedzą na temat podstaw DFT, modeli usterek, zakresu testów, diagnostyki i debugowania, a także umiejętnością oceny i wdrażania nowych metodologii i schematów architektury DFT w celu poprawy niezawodności, jakości i wydajności.

Kluczowe obowiązki - Kierowanie architekturą DFT, wdrażanie, weryfikacja i zatwierdzanie złożonych projektów ASIC i SoC. - Architektura skanowania dysku, wstawianie skanów, łączenie łańcuchów skanowania i przepływy pracy związane z kompresją skanowania w celu uzyskania dużego zasięgu i niezawodnej testowalności. - Własna integracja, wdrażanie, weryfikacja i debugowanie MBIST/LBIST na etapach projektowania i wdrażania krzemu. - Wykonaj debugowanie DFT, analizę awarii, badanie przyczyn źródłowych i zamknięcie zakresu usterek w przypadku złożonych problemów z krzemem. - Opracuj i weryfikuj ograniczenia DFT, w tym DFT SDC, kontrole czasu i analizę czasu specyficzną dla DFT. - Współpraca z zespołami zajmującymi się projektowaniem, weryfikacją, projektowaniem fizycznym RTL, STA i zespołami zajmującymi się walidacją krzemu w celu rozwiązywania problemów z integracją i wdrażaniem. - Obsługa generowania wzorców ATPG, symulacji ATPG, analizy DRC, analizy zasięgu testów i diagnozy/debugowania. - Praca nad JTAG, skanowaniem granic, iJTAG, SSN i ​​integracją DFT na poziomie IP. - Przegląd wpływu RTL, syntezy, LEC i projektu fizycznego na wdrożenie DFT i jakość testów. - Działaj jako punkt technicznej eskalacji w przypadku zaawansowanych problemów z debugowaniem DFT i post-siliconem. - Mentoruj inżynierów DFT młodszego i średniego szczebla oraz promuj najlepsze praktyki w zakresie metodologii i automatyzacji DFT. - Twórz skrypty i automatyzuj za pomocą TCL, PERL lub Python, aby poprawić wydajność przepływu i produktywność debugowania. Wymagane umiejętności i kwalifikacje - duże, praktyczne doświadczenie w ASIC DFT z kompleksową własnością. - Solidne zrozumienie podstaw DFT, modeli usterek, technik testowych i koncepcji pokrycia testów. - Głęboka wiedza na temat architektury skanowania, ATPG, MBIST, LBIST, JTAG, skanowania granic i debugowania krzemu. - Praktyczne doświadczenie z narzędziami Synopsys, Cadence i Siemens/Mentor EDA. - Udokumentowane doświadczenie we wstawianiu skanów, konfiguracji ATPG, symulacji, debugowaniu i analizie DRC. - Doświadczenie we wdrażaniu i weryfikacji MBIST; Mile widziane doświadczenie w obsłudze SMS-ów. - Doświadczenie w architekturze skanowania i łączeniu łańcucha skanowania; Mile widziane doświadczenie w Tessent/SSN. - Dobra znajomość PLL, projektowania RTL, przepływów syntezy, sprawdzania równoważności logicznej (LEC) i implementacji projektu fizycznego. - Sprawdzone doświadczenie w debugowaniu i przywracaniu stanu krzemowego. - Ekspozycja na duże projekty SoC, hierarchiczne przepływy DFT i wyzwania związane z integracją wielu domen. - Silne umiejętności komunikacyjne i zdolność do samodzielnej pracy przy minimalnym nakładzie pracy. Preferowane doświadczenie - weryfikacja postsilikonowa MBIST. - Symulacje ATPG i debugowanie zasięgu usterek. - DFT RTL, DFD, weryfikacja DFT i integracja DFT na poziomie IP. - Tworzenie DFT SDC i obsługa zamknięcia czasowego DFT. - Skanowanie granic, iJTAG, SSN i ​​metodologie projektowania pod kątem debugowania. - Skrypty TCL/PERL do automatyzacji, raportowania i debugowania DFT. - Doświadczenie w pracy z wieloma węzłami technologii ASIC i złożonymi cyklami rozwoju produktów. - Znajomość zagadnień związanych z uczeniem się wydajności, diagnozowaniem i optymalizacją testów produkcyjnych.

Aplikuj bezpośrednio na RemoteJobs.org: https://remotejobs.org/remote-jobs/asics-engineer-sapsol-technologies-inc